



PATENT ABSTRACTS OF JAPAN

(11) Publication number: 10209273 A

(43) Date of publication of application: 07 . 08 . 98

(51) Int. Cl .

H01L 21/768

(21) Application number: 09005833

(22) Date of filing: 16 . 01 . 97

(71) Applicant:

FUJITSU LTD

(72) Inventor:

KATO HIROYUKI


(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a manufacturing method of a semiconductor device wherein increase of resistance value of a through hole contact can be evaded, even when position deviation is generated on a resist pattern for a through hole, by forming a wiring and the through hole contact which have specified sectional shapes, regarding a manufacturing method of a semiconductor device by using dual damascene method.

SOLUTION: An interlayer insulating film 26, an etching stopper film 27, an interlayer insulating film 28 and an etching stopper film 29 are formed on a substrate 21 on which lower wirings 24a, 24b are formed. In this case, the etching stopper film 27 is formed of material whose etching rate is higher as compared with the etching stopper film 29. After a trench 31 for an upper layer wiring is formed, a resist film 32 which has larger aperture part 32a than an intersecting part of the lower wiring 24a and the wiring trench 31 when viewed from above is formed. A through hole 33 is formed by etching the etching stopper film 27 and the interlayer insulating film 26.

COPYRIGHT: (C)1998,JPO



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-209273

(43)公開日 平成10年(1998)8月7日

(51) Int.Cl.⁶

識別記号

H 0 1 L 21/768

 \mathbf{F} I

H01L 21/90

В

審査請求 未請求 請求項の数5 OL (全 9 頁)

(21)出願番号

特願平9-5833

(22)出願日

平成9年(1997)1月16日

(71)出願人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中4丁目1番

1号

(72)発明者 加藤 寛之

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内


(74)代理人 弁理士 岡本 啓三

(54) 【発明の名称】 半導体装置の製造方法

(57)【要約】

【課題】 デュアルダマシン法による半導体装置の製造 方法に関し、所定の断面形状の配線及びスルーホールコ ンタクトを形成し、スルーホール用レジストパターンに 位置ずれが発生しても、スルーホールコンタクトの抵抗 値の増大を回避できる半導体装置の製造方法を提供す る。

【解決手段】 下層配線24a,24bが形成された基板21上に層間絶縁膜26、エッチングストッパ膜27、層間絶縁膜28及びエッチングストッパ膜29を形成する。この場合、エッチングストッパ膜27はエッチングストッパ膜29に比してエッチングレートが高い材料により形成する。その後、上層配線用の溝31を形成した後、上から見たときに下層配線24aと配線溝31との交差部分よりも大きな開口部32aを有するレジスト膜32を形成し、エッチングストッパ膜27及び層間絶縁膜26をエッチングしてスルーホール33を形成する。



【特許請求の範囲】

【請求項1】 下層配線が形成された半導体基板上に第 1の層間絶縁膜を形成する工程と、

前記第1の層間絶縁膜上に第1のエッチングストッパ膜 を形成する工程と、

前記第1のエッチングストッパ膜上に第2の層間絶縁膜 を形成する工程と、

前記第2の層間絶縁膜上に第2のエッチングストッパ膜 を形成する工程と、

前記第2のエッチングストッパ膜上に第1のレジスト膜 10 を形成し、該第1のレジスト膜に所望の配線形状で開口 部を形成する工程と、

前記第1のレジスト膜をマスクとして前記第1のエッチ ングストッパ膜が露出するまで前記第2のエッチングス トッパ膜及び前記第2の層間絶縁膜をエッチングして配 線溝を形成する工程と、

前記第1のレジスト膜を除去した後、全面に第2のレジ スト膜を形成し、該第2のレジスト膜に前記配線溝の底 部が露出する開口部を選択的に形成する工程と、

前記第2のレジスト膜をマスクとし前記第1のエッチン 20 グストッパ膜及び前記第1の層間絶縁膜をエッチングし てスルーホールを形成する工程と、

全面に導電材料を堆積させて前記スルーホール及び前記 配線溝を該導電材料により埋め込んだ後、化学的機械研 磨により前記第2のエッチングストッパ膜上の導電材料 を除去し前記スルーホール及び前記配線溝内に前記導電 材料を残存させることにより前記配線溝内に配置された 上層配線と、該上層配線と前記下層配線とを接続するス ルーホールコンタクトとを形成する工程とを有すること を特徴とする半導体装置の製造方法。

【請求項2】 前記第1のエッチングストッパ膜は前記 第2のエッチングストッパ膜の材料よりもエッチングレ ートが高い材料により形成することを特徴とする請求項 1に記載の半導体装置の製造方法。

【請求項3】 前記第1のエッチングストッパ膜を窒化 珪素により形成し、前記第2のエッチングストッパ膜を アルミナ又は窒化アルミニウムにより形成することを特 徴とする請求項2に記載の半導体装置の製造方法。

前記第2のレジスト膜の開口部を、上か 【請求項4】 ら見たときに前記下層配線と前記配線溝とが交差する部 40 分よりも大きく形成することを特徴とする請求項1に記 載の半導体装置の製造方法。

【請求項5】 上から見たときに、前記下層配線と前記 配線溝とが交差する部分の縁部と前記第2のレジスト膜 の開口部の縁部との間隔を配線間隔の1/2未満とする ことを特徴とする請求項4に記載の半導体装置の製造方 法。

【発明の詳細な説明】

[0001]

法により多層配線構造を形成する半導体装置の製造方法 に関する。

[0002]

【従来の技術】近年、半導体装置の微細化及び高集積化 に伴い、従来のエッチング技術で多層配線を形成する方 法では配線及び絶縁膜の形成が難しくなってきている。 特に配線材料として銅等の金属を用いた場合は、エッチ ングによる微細加工が難しく、スループットが低下する などの問題が発生している。

【0003】そこで、半導体基板上の層間絶縁膜に配線 用の溝(以下、配線溝という)を形成し、この配線溝を 埋め込むように全面に金属を堆積させて金属膜を形成 し、СМР (化学的機械研磨) で絶縁膜上の金属膜を除 去して配線溝内にのみ金属膜を残存させることにより配 線を形成するダマシン法が開発されている。更に、層間 絶縁膜に配線溝と同時にスルーホールを形成した後、こ れらの配線溝及びスルーホールを埋め込むように全面に 金属を堆積させて金属膜を形成し、CMPで層間絶縁膜 上の金属膜を研磨して配線溝及びスルーホール内にのみ 金属膜を残存させることにより、配線とスルーホールコ ンタクトとを同時に形成するデュアルダマシン法も開発 されている。

【0004】図11及び図12はデュアルダマシン法に よる半導体装置の製造方法を工程順に示す断面図であ る。まず、図11(A)に示すように、所定の素子が形 成され、表面上に絶縁膜52が形成された半導体基板5 1上に、シリコン酸化膜(SiO2)からなる層間絶縁 膜53及びシリコン窒化膜(SiN)からなるエッチン グストッパ膜55を形成する。そして、これらの層間絶 30 縁膜53及びエッチングストッパ膜55を選択的にエッ チングして下層配線用の溝を形成した後、この下層配線 用の溝を埋め込むように全面に銅(Cu)等の金属を堆 積させて金属膜を形成し、CMPによりエッチングスト ッパ膜55が露出するまで金属膜を研磨して前記溝内に のみ金属膜を残存させて下層配線54を形成する。その 後、全面にシリコン酸化膜からなる層間絶縁膜56及び シリコン窒化膜からなるエッチングストッパ膜57を順 次形成する。

【0005】次に、図11(B)に示すように、エッチ ングストッパ膜57上にレジストを塗布してレジスト膜 60を形成し、このレジスト膜60に対し露光及び現像 処理を施し、所望の配線形状の開口部60 aを形成す る。その後、図11 (C) に示すように、レジスト膜6 0をマスクにしてエッチングストッパ膜57及び層間絶 縁膜56を所望の配線の厚さ分だけエッチングすること により、配線溝61を形成する。

【0006】次に、レジスト膜60を除去した後、図1 1 (D) に示すように、全面にレジストを塗布してレジ スト膜62を形成し、このレジスト膜62に対し露光及 【発明の属する技術分野】本発明は、デュアルダマシン 50 び現像処理を施して所望のスルーホール形状の開口部 6

2 aを形成する。次に、図12 (A) に示すように、レ ジスト膜62をマスクにして層間絶縁膜56をエッチン グし、スルーホール63を形成する。

【0007】次いで、図12(B)に示すようにレジス ト膜62を除去する。そして、CVD法又は真空蒸着法 により、配線溝61及びスルーホール63を埋め込むよ うに全面に銅等の金属を堆積させて金属膜を形成し、C MPによりエッチングストッパ膜57上の金属膜を除去 することより、図12(C)に示すように、スルーホー ルコンタクト64及び上層配線65を形成する。

【0008】このようにして、多層配線構造を有する半 導体装置が製造される。図13及び図14は従来のデュ アルダマシン法による半導体装置の他の製造方法を工程 順に示す断面図である。まず、図13(A)に示すよう に、所定の素子が形成され、表面上に絶縁膜72が形成 された半導体基板71上に、シリコン酸化膜からなる層 間絶縁膜73及びシリコン窒化膜からなるエッチングス トッパ膜75を形成する。そして、これらの層間絶縁膜 73及びエッチングストッパ膜75を選択的にエッチン グレて下層配線用の溝を形成した後、前記溝を埋め込む 20 ように全面に金属を堆積させて金属膜を形成し、CMP によりエッチングストッパ膜75が露出するまで前記金 属膜を研磨し溝内にのみ金属膜を残存させて下層配線7 4を形成する。その後、全面にシリコン酸化膜からなる 層間絶縁膜76、シリコン窒化膜からなるエッチングス トッパ膜77、シリコン酸化膜からなる層間絶縁膜78 及びシリコン窒化膜からなるエッチングストッパ膜79 を順次形成する。

【0009】次に、図13(B)に示すように、エッチ ングストッパ膜79上にレジストを塗布してレジスト膜 30 80を形成し、このレジスト膜80に対し露光及び現像 処理を施して、所望のスルーホール形状の開口部80a を形成する。その後、図13 (C) に示すように、レジ スト膜80をマスクにしてエッチングストッパ膜79及 び層間絶縁膜78をエッチングした後、更にエッチング ストッパ膜77をエッチングして、層間絶縁膜76が露. 出する孔81aを形成する。

【0010】次に、レジスト膜80を除去した後、図1 3 (D) に示すように、全面にレジストを塗布してレジ スト膜82を形成し、このレジスト膜82に対し露光及 40 び現像処理を施して、所望の配線形状の開口部82aを 形成する。次に、図14(A)に示すように、レジスト 膜82をマスクにしてエッチングストッパ膜79をエッ チングし、更に層間絶縁膜78,76を同時にエッチン グして、配線溝81及びスルーホール83を形成する。 【0011】次いで、図14(B)に示すようにレジス ト膜82を除去する。その後、CVD法又は真空蒸着法 により、配線溝81及びスルーホール83を埋め込むよ うに全面に金属を堆積させて金属膜を形成し、CMPに

除去することにより、図14(C)に示すように、スル ーホールコンタクト84及び上層配線85を形成する。 【0012】このようにして、多層配線構造を有する半 導体装置が製造される。

[0013]

【発明が解決しようとする課題】しかしながら、上述し た従来の半導体装置の製造方法には以下に示す問題点が ある。すなわち、図11及び図12に示す方法では、配 線溝61を形成する際に、エッチング速度から所望の配 10 線厚さとなる時間を求め、層間絶縁膜56の厚さ方向の 途中でエッチングを終了する必要がある。しかし、エッ チング速度は温度等によりばらつきが大きく、配線厚さ を均一にすることが困難である。また、図15(A)に 示すようにレジスト膜62のスルーホール用開口部62 aの位置ずれが発生すると、図15(B)に示すように スルーホールコンタクト64の幅が小さくなってしま う。これにより、スルーホールコンタクト64の電気抵 抗が増大し、動作不良の原因となる。

【0014】一方、図13及び図14に示す方法では、 レジスト膜82を形成する際に孔81a内にレジストが 入り込むため、この部分のレジスト膜82の厚さが厚く なる。このため、開口部82aを形成する露光工程にお いて、孔81aの底部のレジストが十分に露光されず、 孔81aの底部にレジストが残ってしまうことがある。 このため、スルーホールの微細化が阻害される。また、 図16(A)に示すように、レジスト膜82の開口部8 2 a の位置ずれが発生すると、図16(B)に示すよう に、スルーホールコンタクト84の幅が狭くなったり、 配線85の形状が変形してしまう。

【0015】本発明は、かかる従来技術の課題に鑑み創 作されたものであり、所定の断面形状の配線及びスルー ホールコンタクトを形成することができ、スルーホール 用レジストパターンに位置ずれが発生しても、スルーホ ールコンタクトの抵抗値の増大を回避できる半導体装置 の製造方法の提供を目的とする。

[0016]

【課題を解決するための手段】上記した課題は、下層配 線が形成された半導体基板上に第1の層間絶縁膜を形成 する工程と、前記第1の層間絶縁膜上に第1のエッチン グストッパ膜を形成する工程と、前記第1のエッチング ストッパ膜上に第2の層間絶縁膜を形成する工程と、前 記第2の層間絶縁膜上に第2のエッチングストッパ膜を 形成する工程と、前記第2のエッチングストッパ膜上に 第1のレジスト膜を形成し、該第1のレジスト膜に所望 の配線形状で開口部を形成する工程と、前記第1のレジ スト膜をマスクとして前記第1のエッチングストッパ膜 が露出するまで前記第2のエッチングストッパ膜及び前 記第2の層間絶縁膜をエッチングして配線溝を形成する 工程と、前記第1のレジスト膜を除去した後、全面に第 よりエッチングストッパ膜79が露出するまで金属膜を 50 2のレジスト膜を形成し、該第2のレジスト膜に前記配

20

線溝の底部が露出する開口部を選択的に形成する工程 と、前記第2のレジスト膜をマスクとし前記第1のエッ チングストッパ膜及び前記第1の層間絶縁膜をエッチン グしてスルーホールを形成する工程と、全面に導電材料 を堆積させて前記スルーホール及び前記配線溝を該導電 材料により埋め込んだ後、化学的機械研磨により前記第 2のエッチングストッパ膜上の導電材料を除去し前記ス ルーホール及び前記配線溝内に前記導電材料を残存させ ることにより前記配線溝内に配置された上層配線と、該 上層配線と前記下層配線とを接続するスルーホールコン 10 タクトとを形成する工程とを有することを特徴とする半 導体装置の製造方法により解決する。

【0017】以下、本発明の作用について説明する。本 発明においては、下層配線が形成された半導体基板の上 に第1の層間絶縁膜、第1のエッチングストッパ膜、第 2の層間絶縁膜及び第2のエッチングストッパ膜を積層 させて形成する。そして、所望の配線形状の開口部を有 する第1のレジスト膜をマスクにして第1のエッチング ストッパが露出するまで第2のエッチングストッパ膜及 び第2の層間絶縁膜をエッチングして配線溝を形成す る。その後、第1のレジスト膜を除去した後、所望のス ルーホール形状の開口部を有する第2のレジスト膜を形 成する。このとき、本発明においては、配線溝の深さが 第2の層間絶縁膜の膜厚及び第2のエッチングストッパ 膜の膜厚の合計となるので、第2のレジスト膜の膜厚が 比較的薄く、レジスト膜の厚さ方向の全体にわたって露 光することができて、現像処理後にスルーホール形成部 分の第2のエッチングストッパ膜上にレジストが残存す ることを回避できる。

【0018】前記第1のエッチングストッパ膜は、前記 30 第2のエッチングストッパ膜に比べてエッチングレート が高い材料により形成することが好ましい。また、前記 第2のレジスト膜の開口部を、上から見たときに下層配 線と配線溝とが交差する部分よりも大きく形成すること が好ましい。このようにすると、第1のエッチングスト ッパ膜をエッチングするときに開口部の内側に露出した 第2のエッチングストッパ膜もエッチングされるが、第 2のエッチングストッパ膜は第1のエッチングストッパ 膜に比べてエッチングレートが低いので、第1のエッチ ングストッパ膜がエッチングされて第1の層間絶縁膜が 40 露出しても、第2の層間絶縁膜上には第2のエッチング ストッパ膜が残存する。従って、第1の層間絶縁膜をエ ッチングするときに第2の層間絶縁膜は第2のエッチン グストッパ膜により保護され、配線溝の形状が変化して しまうことを防止できる。また、第2のレジスト膜の開 口部の位置ずれが発生しても、スルーホールの形状の変 化を防止できて、スルーホールコンタクトと下層配線と の接触面積を十分に確保することができる。この場合、 第2の層間絶縁膜の上に第2のエッチングストッパ膜を 形成するので、第2の層間絶縁膜がエッチングされて配 50

線溝形状が変形してしまうことを回避できる。

[0019]

【実施の形態】以下、本発明の実施の形態について、添 付の図面を参照して説明する。

(第1の実施の形態)図1及び図2は本発明の第1の実 施の形態の半導体装置の製造方法を工程順に示す断面図 である。

【0020】まず、図1(A)に示すように、所定の素 子が形成され、表面上に絶縁膜2が形成された半導体基 板1上に、シリコン酸化膜等からなる層間絶縁膜3及び シリコン窒化膜等からなるエッチングストッパ膜5を形 成する。そして、これらの層間絶縁膜3及びエッチング ストッパ膜5を選択的にエッチングして下層配線用の溝 を形成した後、この溝を埋め込むように全面に金属を堆 積させて金属膜を形成し、CMPによりエッチングスト ッパ膜5が露出するまで前記金属膜を研磨して溝内にの み金属膜を残存させて、下層配線4を形成する。

【0021】その後、全面にシリコン酸化膜からなる層 間絶縁膜6、窒化ケイ素 (SiN) 等からなるエッチン グストッパ膜7、シリコン酸化膜等からなる層間絶縁膜 8及びアルミナ(A 12 O3) 又は窒化アルミニウム (A1N) 等からなるエッチングストッパ膜9を順次積 層させて形成する。この場合に、エッチングストッパ膜 7はエッチングストッパ膜9に比べてエッチングレート が高い材料により形成する。

【0022】次に、図1(B)に示すように、エッチン グストッパ膜9上にレジストを塗布してレジスト膜10 を形成し、このレジスト膜10に対し露光及び現像処理 を施し、所望の配線形状の開口部10aを形成する。そ の後、図1 (C) に示すように、レジスト膜10をマス クにしてエッチングストッパ膜9及び層間絶縁膜8を順 次エッチングすることにより、配線溝11を形成する。 このとき、エッチングストッパ膜7が露出した時点でエ ッチングが実質的に終了し、それ以上時間をかけてもエ ッチングストッパ膜7は殆どエッチングされない。従っ て、配線溝11の深さは層間絶縁膜8とエッチングスト ッパ膜9との膜厚の合計に等しくなる。

【0023】次に、レジスト膜10を除去した後、図1 (D) に示すように、全面にレジストを塗布してレジス ト膜12を形成し、このレジスト膜12に対し露光及び 現像処理を施して所望のスルーホール形状の開口部12 aを形成する。このとき、本実施の形態では、配線溝1 1内におけるレジスト膜12の膜厚がスルーホール用孔 を形成する従来方法 (図13 (C) 参照) に比べて薄い ので、露光時に配線溝11内のレジスト膜12を十分に 露光することができて、現像処理時にスルーホールとな る部分にレジスト膜が残存することを防止できる。

【0024】次に、図2(A)に示すように、レジスト 膜12をマスクにしてエッチングストッパ膜7及び層間 絶縁膜6を順次エッチングして、スルーホール13を形

7

成する。次いで、図2 (B) 示すようにレジスト膜12 を除去する。その後、CVD法又は真空蒸着法により、配線溝11及びスルーホール13を埋め込むように全面に銅等の金属を堆積させて金属膜を形成した後、CMPによりエッチングストッパ膜9上の金属膜を除去することにより、図2 (C) に示すように、スルーホールコンタクト14及び第2層配線15を形成する。

【0025】本実施の形態では、上述のように配線溝11を形成した後、スルーホール13を形成する。このとき、エッチングストッパ膜7により溝深さが決定され、配線15の厚さが配線溝11を形成するときのエッチング時間に影響されないため、配線15を所望の厚さで形成することができる。また、本実施の形態では、配線溝11を形成した後にスルーホール13を形成するので、レジスト膜12に開口部12aを形成するときに、溝11内のレジスト膜12の厚さが比較的薄く、レジスト膜12の厚さ方向の全体にわたって十分に露光がなされる。これにより、現像処理後に溝11内のスルーホール形成部分にレジストが残存することを回避できる。

【0026】(第2の実施の形態)図3は本発明の第2の実施の形態により形成する半導体装置を示す上面図である。この実施の形態は、半導体基板上に相互に平行に配置された下層配線24aに接続された上層配線を形成するものである。また、図4~図7は第2の実施の形態の半導体装置の製造方法を工程順に示す断面図である。但し、図4(A)~図7(A)は図3のX1-X1線における断面を示し、図4(B)~図7(B)は図3のY1-Y1線における断面を示す。

【0027】まず、図4(A),(B)に示すように、所定の素子が形成され、表面上に絶縁膜22が形成された半導体基板21上に、層間絶縁膜23及びエッチングストッパ膜25を形成する。そして、これらの層間絶縁膜23及びエッチングストッパ膜25を選択的にエッチングして下層配線用の溝を形成した後、この溝を埋め込むように全面に金属を形成し、CMPによりエッチングストッパ膜25が露出するまで前記金属膜を研磨して溝内にのみ金属膜を残存させて、下層配線24a,24bを形成する。

【0028】その後、全面に層間絶縁膜26、エッチン 40 グストッパ膜27、層間絶縁膜28及びエッチングストッパ膜29を順次積層させて形成する。この場合に、エッチングストッパ膜27はエッチングストッパ膜29に比べてエッチングレートが高い材料により形成することが必要である。次に、図5(A),(B)に示すように、エッチングストッパ膜29上にレジストを塗布してレジスト膜30を形成し、このレジスト膜30に対し露光及び現像処理を施して、所望の配線形状の開口部30 aを形成する。その後、このレジスト膜30をマスクにしてエッチングストッパ膜29及び層間絶縁膜28を順50

次エッチングすることにより、配線溝31を形成する。このとき、エッチングストッパ膜27が露出した時点でエッチングが実質的に終了し、それ以上時間をかけてもエッチングストッパ膜27は殆どエッチングされない。従って、配線溝31の深さは層間絶縁膜28とエッチングストッパ膜29との膜厚の合計に等しくなる。

【0029】次に、レジスト膜30を除去した後、図6 (A), (B)に示すように、全面にレジストを塗布してレジスト膜32を形成し、このレジスト膜32に対し 10 露光及び現像処理を施して開口部32aを形成する。このとき、図8の上面図に示すようにレジスト膜32(図8中にハッチングで示す)の開口部32aの大きさは、下層配線24aと配線溝31との交差部分の大きさ α よりも2 β (但し、 β は配線間隔w01/2未満)だけ大きくする。

【0030】次に、配線溝31内に露出したエッチング ストッパ膜27をエッチングする。このとき、開口部3 2 a の内側のエッチングストッパ膜29 もエッチングさ れるが、このエッチングストッパ膜29はエッチングス トッパ膜27に比べてエッチングレートが低いので、エ ッチングストッパ膜27がエッチングされて層間絶縁膜 26が露出しても、層間絶縁膜28上にはエッチングス トッパ膜29が残存する。その後、層間絶縁膜26をエ ッチングしてスルーホール33を形成する。この場合 に、層間絶縁膜28はエッチングストッパ膜29により 覆われているため、配線24aの長手方向に直交する方 向のスルーホール33の長さは、溝31の幅と同じにな る。すなわち、レジスト膜32の開口部32aを形成す るときに位置ずれ (β以下の位置ずれ) が発生しても、 配線溝31との交差部分の下層配線24aを確実に露出 30 させることができる。

【0031】次いで、レジスト膜32を除去した後、図7(A),(B)に示すように、CVD法又は真空蒸着法により、配線溝31及びスルーホール33を埋め込むように全面に銅等の金属を堆積させて金属膜を形成し、CMPによりエッチングストッパ膜29上の金属膜を除去する。これにより、スルーホール33に埋め込まれたスルーホールコンタクト34と配線溝31に埋め込まれた上層配線35とが同時に形成される。

【0032】本実施の形態では、第1の実施の形態と同様の効果が得られるのに加えて、スルーホール形成時のレジスト膜32の開口部32aの大きさを下層配線24aと配線溝31との交差部分よりも大きなサイズで形成し、開口部32aの内側のエッチングストッパ膜29により層間絶縁膜28を保護するので、開口部32aを形成する際に位置ずれが発生してもスルーホールコンタクト34が細くなることを防止できる。従って、下層配線24aとスルーホールコンタクト34との接触面積が十分確保されて、電気抵抗の増加が防止される。

【0033】(その他の実施の形態)第2の実施の形態

特開平10-209273

10

においては、レジスト膜32の開口部32aのX方向

(配線溝31の長手方向)及びY方向(配線溝31に直 交する方向)のサイズをいずれも下層配線24aと配線 溝31との交差部よりも大きなサイズとする場合につい て説明したが、図9に示すように、レジスト膜32の開 口部32bのサイズを、Y方向の長さを配線溝31の幅 よりも 2β だけ大きくし、X方向の長さを下層配線24aの幅と同じにしてもよい。この場合は、下層配線24 a, 24bの配線ピッチを第2の実施の形態に比べて更 に小さくすることができる。

【0034】また、図10に示すように、下層配線24 aと配線溝31aとの交差部よりもX方向及びY方向の 長さがいずれも大きい開口部32aと、下層配線24b と配線溝31bとの交差部よりもY方向の長さが大きい 開口部24bとを混在させてもよい。この場合も、下層 配線及び上層配線の配線ピッチを小さくすることができ る。

[0035]

【発明の効果】以上説明したように本発明の半導体装置 の製造方法では、配線溝を形成した後、スルーホールを 20 形成するので、スルーホール形成用のレジスト膜の厚さ 方向の全体にわたって露光することが可能になり、スル ーホール形成部分にレジストが残ることが回避される。

【0036】また、本発明においては、第1の層間絶縁 膜上に形成する第1のエッチングストッパ膜のエッチン グレートが第2の層間絶縁膜上に形成する第2のエッチ ングストッパ膜のエッチングレートよりも高いので、第 2のエッチングストッパ膜をエッチングして第1の層間 絶縁膜を露出させる際に、第2の層間絶縁膜上に第2の エッチングストッパ膜が残存する。従って、前記第1の 30 層間絶縁膜をエッチングしてスルーホールを形成する際 に、前記第2の層間絶縁膜がエッチングされることが回 避され、配線溝の形状が変形することが防止される。

【0037】更に、第2のレジスト膜の開口部の大きさ を上から見たときの下層配線と配線溝との交差部分の大 きさよりも大きくすることにより、第2のレジスト膜に 位置ずれが発生しても、スルーホールコンタクトが細く なることが回避され、抵抗値が増大することを防止でき る。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態の半導体装置の製造 方法を工程順に示す断面図 (その1) である。

【図2】本発明の第1の実施の形態の半導体装置の製造

方法を工程順に示す断面図(その2)である。

【図3】本発明の第2の実施の形態により形成する半導 体装置を示す上面図である。

【図4】本発明の第2の実施の形態の半導体装置に製造 方法を工程順に示す断面図(その1)である。

【図5】本発明の第2の実施の形態の半導体装置に製造 方法を工程順に示す断面図(その2)である。

【図6】本発明の第2の実施の形態の半導体装置に製造 方法を工程順に示す断面図(その3)である。

【図7】本発明の第2の実施の形態の半導体装置に製造 方法を工程順に示す断面図(その4)である。

【図8】第2の実施の形態におけるレジスト膜のサイズ を示す上面図である。

【図9】レジスト膜の開口部のサイズの他の例を示す上 面図である。

【図10】レジスト膜の開口部のサイズの更に他の例を 示す上面図である。

【図11】従来の半導体装置の製造方法を工程順に示す 断面図(その1)である。

【図12】従来の半導体装置の製造方法を工程順に示す 断面図(その2)である。

【図13】従来の他の半導体装置の製造方法を工程順に 示す断面図(その1)である。

【図14】従来の他の半導体装置の製造方法を工程順に 示す断面図(その2)である。

【図15】従来の半導体装置の製造方法の問題点を示す 断面図である。

【図16】従来の他の半導体装置の製造方法の問題点を 示す断面図である。

【符号の説明】

1, 21, 51, 71 半導体基板

2, 22, 52, 72 絶縁膜

3, 6, 8, 23, 26, 28, 53, 56, 73, 7

6.78 層間絶縁膜

4, 24a, 24b, 54, 74 下層配線

5, 7, 9, 25, 27, 29, 55, 57, 75, 7

7. 79 エッチングストッパ膜

10, 12, 30, 32, 60, 80 レジスト膜

11, 31, 61, 81 配線溝

13, 33, 63, 83 スルーホール

14, 34, 64, 84 スルーホールコンタクト


15, 35, 65, 85 上層配線


【図1】 【図2】 (A) (B) (A) (B) (C) (D) (C) 【図9】 【図3】 【図4】 35 26 f X1 -21 24b L_YI 24a (B) (A) 【図5】 【図6】 -27 -21 24b 240 (B) (B) (A) (A)

【図7】 【図8】 【図15】 24a 246 -51 (B) (A) (A) 【図10】 【図11】 24b 24a 60a -52 **_32** 65 32a-·32b 3la--52 -51 {B} (A) (B) 【図16】 62a 82a ⁄53 -51 -51 (D) (A) (C)


(B)


【図12】





【図14】





【図13】

